EDA考试即将开启序幕，不知道大家复习好了没?在此小编收集了一些复习题，供大家参考练习之用，希望对大家有所帮助。
1.一个项目的输入输出端口是定义在( )
A. 实体中;B. 结构体中;C. 任何位置;D. 进程中。
2. MAXPLUS2中编译VHDL源程序时要求( )
A. 文件名和实体可以不同名;B. 文件名和实体名无关;
C. 文件名和实体名要相同;D. 不确定。
3. VHDL语言中变量定义的位置是( )
A. 实体中中任何位置;B. 实体中特定位置;C. 结构体中任何位置;D. 结构体中特定位置。
4.可以不必声明而直接引用的数据类型是( )
A. STD_LOGIC ;B. STD_LOGIC_VECTOR;C. BIT;D. ARRAY。
5. MAXPLUS2不支持的输入方式是( )
A 文本输入;.B. 原理图输入;C. 波形输入;D. 矢量输入。
6.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的'是( )
A. FPGA全称为复杂可编程逻辑器件;B. FPGA是基于乘积项结构的可编程逻辑器件;
C. 基于SRAM的FPGA器件，在每次上电后必须进行一次配置;
D. 在Altera公司生产的器件中，MAX7000系列属FPGA结构。
7.下面不属于顺序语句的是( )
A. IF语句;B. LOOP语句;C. PROCESS语句;D. CASE语句。
8. VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分，实体体描述的是( )
A. 器件外部特性;B. 器件的内部功能;C. 器件的综合约束;D. 器件外部特性与内部功能。
9. 进程中的信号赋值语句，其信号更新是( )
A. 按顺序完成;B. 比变量更快完成;C. 在进程的最后完成;D. 都不对。
10. 嵌套使用IF语句，其综合结果可实现：( )
A. 带优先级且条件相与的逻辑电路;B. 条件相或的逻辑电路;C. 三态控制电路;D. 双向控制电路。
参考答案：
1-5：ACDCD
6-10：CCACA
