计算机中的电子产品对静电高压非常敏感，人体静电有可能对计算机元件造成损害，所以在安装CPU之前，要断开所有电源，双手通过触摸墙壁、自来水管等释放身上的静电。欢迎大家阅读！更多相关信息请关注相关栏目！
CPU—（Central Processing Unit）中央处理器
1.内部结构：
分为控制单元、逻辑单元、存储单元，相互协调，可以进行分析、判断、运算并控制计算机各种部分协调工作
●运算器：
算术运算：加、减、乘、除
逻辑运算：逻辑加、逻辑乘、非运算
●控制器：
读取各种指令，并对指令进行分析，作出相应的控制
●寄存器：
直接参与运算并存放运算的中间结果
2、CPU发展简史
1978年：美国Intel公司生产了第一块16位CPU（i8086），它使用的指令代码就叫：X86指令集。
1981年8月：美国IBM推出第一台IBM-PC机（i8088)，增加了X87芯片系列指令协处理器（X87指令集），以后就将X86指令集和X87指令集统称为X86指令集。
1981年至今：Intel陆续研制i80286，i80386,i80486,及今天的PentiumⅢ系列，乃然使用X86指令集。
CPU主要技术参数1、位、字节和字长
位—在数字电路和电路技术中采用二进制，代码只有“0”和“1”，其中无论是“0”和是“1”在CPU中都是一“位”。
字长—CPU在单位时间内（同一是时间）能一次处理的二进制数的位数，叫字长。
字节—由于常用的英文字符用8位二进制就可以表示，所以通常就8位称为一个字节。
2、CPU外频
——是由主板为CPU提供的基准时钟频率。
例：Pentium CPU 外频 60/66MHz
PentiumⅡ350 CPU外频 100MHz
3、CPU主频
----是CPU内核（整数和浮点运算器）电路的实际运行频率。
例：Pentium 200的CPU 主频 200MHz
PentiumⅡ350的CPU主频 350MHz
4、CPU倍频
----CPU外频与主频相差的倍数。
计算公式：主频=外频×倍频
例：MⅢ-300的实际运行频率为233MHz（66×3.5）
(300是PR参数值、66是外频、3.5是倍频)
5、前端总线（FSB）频率
数据传输最大带宽取决与同时传输的数据位宽度和传输频率，即：
数据带宽=（总线频率×数据宽度）/8
例如：PentiumⅡ333使用66MHz的前端总线，交换带宽为：
528MB/s=(66×64)/8
PentiumⅡ350使用100MHz的前端总线，交换带宽为：
800MB/s=(100×64)/8
6、L1 Cache和L2 Cache的速率
L1 Cache内置在CPU，可提高CPU的运行效率。由静态RAM组成；
L2 Cache分为：内部：设在CPU芯片内，运行速度与主频相同。
外部：设在CPU芯片外部，运行频率分为二分之一。
CPU主要生产技术术语1、流水线技术
核心思想：把复杂的工作分解成一个一个的简单程序，每个单元专门
从事其中的一项工作这样提高每个单元办事效率。
——在CPU中由５～６个不同的功能的电路单元组成一条处理流水线，
然后将一条X86指令分成5～6步后再由这些电路单元分别执行。
（取指令→译码→产生地址→执行指令→数据回写)
2、超流水线
——指某些CPU内部的流水线超过通常的5～6步以上。
将流水线设计的步（级）数越多，其完成一条指令的速度越快。
3、超标量技术
——是指在CPU中一条以上的流水线，并且每个时钟周期内
可以完成一条以上的指令。
4、乱序执行技术
——是指CPU采用了允许将多条的指令不按程序规定的顺序分
开发送给各相应的`电路单元处理的技术。
5、分枝预测和推测执行技术
—— 是动态执行技术中的主要内容，目的提高CPU运算速度。
推测执行是依托于分枝预测基础上的，在分枝预测程序是否分
枝后处理也就是推测执行。
6、指令特殊扩展技术
特殊扩展（扩展指令）——指该CPU是否具有对X86指令集进行指令扩展。
例如：早期Intel公司的MMX；AMD公司的3D NOW！；
最近的Pentium Ⅲ的SSE
①MMX指令集（多媒体指令集）
——由Intel公司开发，包括57条新指令，允许CPU同时2-8个数据时行并理，
而不影响到系统速度。主要应用于增强CPU对多媒体信息的处理，
提高CPU的处理3D图形、视频和音频信息能力。
②SSE指令集（因特网数据流单指令序列扩展）
——由Intel公司开发，曾称“KNI”，最终名字定为“流式SIMD扩”
(Streaming SIMD Extenstion)。共包括70条指令，其中50条SIMD
（单指令数据）浮点指令，12条全新MMX指令和8条系统内存数据
流传送优代指令。主要加强了CPU处理3D网页和其他音像信息技术
处理能力。
③3D NOW！指令集
——由AMD公司开发，包括27条指令，用来缓解CPU与三维图形
加速卡之间在三位图像建模和纹理数据取用中的传输瓶颈。
